AD変換のサンプリングがGHzと速いときは、複数サンプリング分を並列入力するCICフィルタの回路が必要になる。
◇
簡単のため4並列入力として、まず1段分の積分を考えると
だから次の回路になり
この積分回路をN段直列接続すればよい。また微分は間引き数Rが並列数の倍数であれば4並列の積分結果の1つだけ使えばよいから
もしRが並列数と整数比でないと面倒なことになるが、逆に整数比になるように設計すればよい。
◇◇
FPGAには積和演算器があるから、加算１個は積和1個でも使うリソースは同じである。そこでN段の移動平均を展開して普通のFIRフィルタで計算してもよい。
まず、N段の移動平均を展開すると(R-1)NタップのFIRフィルタになる。
これを4並列入力ごとのタップに分けて計算して最後に和をとればよい。
