SDCフォーマット
[←] [↑] [→]
FPGA設計でユーザが書かなければならないファイルは、RTLソースの他に制約ファイルがある。

◇
制約ファイルの書き方はFPGAファミリやツールによって異なるが、タイミング制約は、QuartusもVivadoもSDC(Synopsys Design Constraint)というフォーマットを使っており、ほぼ同じ書き方になる(Vivadoの制約ファイルは拡張子が.sdcでなく.xdcになっているが、中身はSDCフォーマット)。そこで、この章ではSDCフォーマットによるタイミング制約の書き方を説明する。
[←] [↑] [→]