時間単位の設定

[] [] []


シミュレータは暗黙の時刻変数を持っており、Verilog記述上は時間経過を待つ文 #(時間)で使われる。この時間単位(time unit)と実際の時間 (s/ms/us/ns/ps/fs)の対応づけをテストベンチの先頭(moduleの前)で指定する

`timescale 1ns/1ps   // 単位/精度

このとき

#(10) ; は10nsたったら文を実行

#(10/3) ;3.333nsたったら文を実行

という意味になる

字は1/10/100が指定できるが、例えば1ns/10psと精度を粗くしてもシミュレーション速度はあまり速くならないので、わかりやすい値にする方がよい


[] [] []