パイプライン処理のアイデア
デジタル回路におけるパイプライン処理とは次のようなアイデアである。
一般に、遅延時間tpdの組合せ回路をクロック周期T (T>tpd)で動作させたとき
・スループットは1/T 、レイテンシはT
(注) throughputは単位時間あたりの処理量、latencyは処理の開始から完了までの所要時間
であるが、組合せ回路の途中にレジスタを入れてn分割すると
・スループットはn/T、レイテンシはn*T
とレイテンシは大きくなるがスループットは向上する。
もし遅延時間tpdをちょうどn等分できればクロック周期もT/nに短縮できるから
・スループットはn2/T、レイテンシはT
とレイテンシは変えずにスループットを飛躍的に上げることができる。
このように組合せ回路の途中にレジスタを挿入して並列処理することをパイプライン処理するという。